µn¤J
¡U
µù¥U
¡U
·|û¤¤¤ß
¡U
µ²±b
¡U
°ö°V½Òµ{
Å]ªk§Ì¤l
¡U
¦Û¸ê¥Xª©
¡U
¹q¤l®Ñ
¡U
«ÈªA¤¤¤ß
¡U
´¼¼z«¬¥ßÊ^·|û
®Ñ¦W
¥Xª©ªÀ
§@ªÌ
isbn
½s¸¹
5050Å]ªk²³Äw
|
NG®Ñ«°
|
°ê»Ú¯Å«~µP½Òµ{
|
Àu´f³qª¾
|
ÅRÆE^¶¯µ¼Öºë¿ï
|
·L³B²z¾÷¡þ³æ´¹¤ù²Õ¦X»y¨¥±Ð¾Ç½d¥»(ªþCD)
¡D
FPGA¥iµ{¦¡¤ÆÅÞ¿è
¡D
FPGA¥iµ{¦¡¤ÆÅÞ¿è
¤å¾Ç¤p»¡
¤å¾Ç
¡U
¤p»¡
°ÓºÞ³Ð§ë
°]¸g§ë¸ê
¡U
¦æ¾P¥øºÞ
¤H¤åÃÀ§{
©v±Ð¡Bõ¾Ç
ªÀ·|¡B¤H¤å¡B¥v¦a
ÃÀ³N¡B¬ü¾Ç
¡U
¹q¼vÀ¸¼@
Ày§Ó¾i¥Í
ÂåÀø¡B«O°·
®Æ²z¡B¥Í¬¡¦Ê¬ì
±Ð¨|¡B¤ß²z¡BÀy§Ó
¶i׾Dzß
¹q¸£»Pºô¸ô
¡U
»y¨¥¤u¨ã
Âø»x¡B´Á¥Z
¡U
x¬F¡Bªk«ß
°Ñ¦Ò¡B¦Ò¸Õ¡B±Ð¬ì¥Î®Ñ
¬ì¾Ç¤uµ{
¬ì¾Ç¡B¦ÛµM
¡U
¤u·~¡B¤uµ{
®a®x¿Ë¤l
®a®x¡B¿Ë¤l¡B¤H»Ú
«C¤Ö¦~¡Bµ£®Ñ
ª±¼Ö¤Ñ¦a
®È¹C¡B¦a¹Ï
¡U
¥ð¶¢®T¼Ö
º©µe¡B´¡¹Ï
¡U
¨î¯Å
FPGA¥iµ{¦¡¤ÆÅÞ¿è³]p¹ê²ß¡G¨Ï¥ÎVerilog HDL»PXilinx Vivado(²Ä¤Gª©)(ªþ½d¨Ò¥úºÐ)
§@ªÌ¡G
宋啟嘉
¤ÀÃþ¡G
°Ñ¦Ò¡E¦Ò¸Õ¡E±Ð¬ì®Ñ
¡þ
¤j±M¾Ç°|±Ð¬ì®Ñ
¥Xª©ªÀ¡G
¥þµØ¹Ï®Ñ
¥Xª©¤é´Á¡G2021/3/8
ISBN¡G9789865035655
®ÑÄy½s¸¹¡Gkk0530128
¶¼Æ¡G328
©w»ù¡G
380
¤¸
Àu´f»ù¡G
88
§é
334
¤¸
®Ñ»ùY¦³²§°Ê¡A¥H¥Xª©ªÀ¹ê»Ú©w»ù¬°·Ç
qÁÊ«á¥ß§Y¬°±z¶i³f
qÁÊ«á¥ß§Y¬°±z¶i³f¡G¥Ø«eµL®w¦s¶q,ŪªÌ¤Uq«á,¶}©l¶i¤J½Õ®Ñµ{§Ç,¤@¯ë¤Ñ¼Æ¬ù¬°2-10¤u§@¤é(¤£§t¨Ò°²¤é)¡C
¹ÎÁʼƳ̧C¬° 20 ¥»¥H¤W
µû»ù¼Æ¡G
(½Ð±N·Æ¹«²¾¦Ü¬P¬P³B¶i¦æµû»ù)
¥Ø«e¥§¡µû»ù¡G
¤å¦r³sµ²
½Æ»s»yªk
FPGA¥iµ{¦¡¤ÆÅÞ¿è³]p¹ê²ß¡G¨Ï¥ÎVerilog HDL»PXilinx Vivado(²Ä¤Gª©)(ªþ½d¨Ò¥úºÐ)
¹Ï¤ù³sµ²
½Æ»s»yªk
¤À
¨É
¤º®e²¤¶
®ÑÄy¥Ø¿ý
¦PÃþ±ÀÂË
FPGA可程式化ÅÞ¿è³]p實習¡G使用Verilog HDL»PXilinx Vivado(第二版)(ªþ範例光碟) 內容簡介 現今可程式化ÅÞ¿èFPGA相Ãö之實習½Ò程已然成為國內大專°|校¸ê°T¡B¹q機等相Ãö科系學生必修的專業½Ò程¡A另一方±在產業界¡AFPGA亦已³Q廣泛的³Q用來作為快³t成品³]p及ÅÞ¿è產品ÅçÃÒ平台¡C本書º«為ŪªÌ介紹如何在FPGA¶}發平台上使用Verilog HDL硬Åé描z»y¨¥»PXilinx Vivado完成相Ãö數位¹q¸ô³]p»P學生專ÃD實作¡A使ŪªÌ了¸Ñ可程式化ÅÞ¿è之³]p方向並掌握其基礎³]p¯à力¡C 本書特¦â 1.本書以淺Åã易懂方式使用Verilog HDL硬Åé描z»y¨¥»PXilinx Vivado¶}發工具學習相Ãö數位ÅÞ¿è¹q¸ô³]p»PFPGA實作¡C 2.EGO1 FPGA¶}發板周Ãä採用多種Ãþ型感測¶gÃä»PI/O介±可供ŪªÌ¶i¦æ專ÃD³]p¡A書內亦ªþ上多種實務範例做為參¦Ò¡C 3.本書合¾A於第一次接IJFPGA可程式化ÅÞ¿è¹q¸ô³]pŪªÌ¡A內容¸Ô盡細¿°¡A推ÂË對於可程式化ÅÞ¿è¹q¸ô³]p有¿³½ì的人士¾\Ū¡C
¥Ø¿ý Chapter1 ·§½× 1-1 EGO1 ¥iµ{¦¡¤ÆÅÞ¿è¶}µoªO 1.1.1 ¤@¤¸¯À Xilinx EGO1 1-2 Xilinx Vivado¤¶²Ð 1.2.1 Vivado FPGA ¶}µo¤u¨ã 1.2.2 Vivado³nÅé¤U¸ü 1.2.3 ¦w¸Ë Xilinx Vivado 1-3 ¶}©l¨Ï¥Î Vivado Xilinx 1.3.1 «Ø¥ßVivado±M®×1 1.3.2 «Ø¥ßVivado±M®×2 1.3.3 I/O¸}¦ìªº«ü©w 1.3.4 ²£¥Íbitstream¤§¤ÀªR»P¦X¦¨ 1.3.5 FPGAªº¿N¿ý 1-4 FPGA ²{³õ¥iµ{¦¡¤ÆÅÞ¿è¹h°}¦Cì²z 1.4.1 CPLD/FPGA ¥i³W¹ºÅ޿褸¥ó 1.4.2 ¥i³W¹ºÅÞ¿è³æ¤¸CLB Chapter2 ¥[ªk¾¹¹q¸ô³]p 2-1 ¥b¥[¾¹ 2.1.1 ³Ð«Ø¥b¥[¾¹ 2.1.2 ¼ÒÀÀ¥b¥[¾¹ 2-2 ¥þ¥[¾¹ 2.2.1 ³Ð«Ø¥þ¥[¾¹¹q¸ô 2.2.2 ¼ÒÀÀ¥þ¥[¾¹ 2-3 ¥|¦ì¤¸¥[ªk¾¹ 2.3.1 ¹q¸ô¹Ï½s¿è¥|¦ì¤¸¥[ªk¾¹ 2.3.2 ¼ÒÀÀ¥|¦ì¤¸¥[ªk¾¹ 2-4 ½m²ßÃD 2.4.1 ¤K¦ì¤¸¥[ªk¾¹ 2.4.2 ¥|¦ì¤¸¼ªk¾¹ Chapter3 VerilogµwÅé´yz»y¨¥ 3-1 Verilog²¤¶ 3.1.1 µwÅé´yz»y¨¥Verilog 3.1.2 Verilog°ò¥»»yªk 3-2 ¼Ò²Õ»P¶¥¼h¤Æ³]p 3.2.1¡@¶¥¼h¤Æ³]p 3-3 ¥[ªk¾¹¤ñ¸û 3.3.1 «e¤¶i¦ì¥[ªk¾¹ 3.3.2 ¤K¦ì¤¸º§ªi¶i¦ì¥[ªk¾¹»P¤K¦ì¤¸«e¤¶i¦ì¥[ªk¾¹©Ê¯à¤ñ¸û 3-4 Verilog»yªk»P½d¨Ò 3.4.1 ¥|¦ì¤¸¤ñ¸û¾¹»P¹Bºâ¤l 3.4.2 Verilog¼Æ¦rªí¹F 3.4.3 ¥|¦ì¤¸ALUºâ³NÅÞ¿è³æ¤¸ 3.4.4 p¼Æ¾¹ 3.4.5 2¹ï1¿ï¾Ü¾¹ 3.4.6 FIFO¼Æ¾Ú½w½Ä¾¹ 3.4.7 16¼8°ßŪ°O¾ÐÅé 3-5 ½m²ßÃD 3.5.1 ¤K¦ì¤¸¥[ªk¾¹¤ñ¸û 3.5.2 ¸Ñ½X¾¹½s½X¾¹³]p 3.5.3 ºâ³N²¾¦ì¹Bºâ³æ¤¸ 3.5.4 ¶i¦ì¾¹¸õÅD¥[ªk 3.5.5 4¹ï1¿ï¾Ü¾¹ Chapter4 °£ÀW¾¹ 4-1 °£ÀW¾¹³]p 4.1.1 °£2¤§°£ÀW¾¹ 4.1.2 ¼ÒÀÀ°£2¤§°£ÀW¾¹ 4-2 °£50°£ÀW¾¹³]p 4.2.1 VERILOG½s¿è°£50¤§°£ÀW¾¹ 4.2.2 ¼ÒÀÀ°£50¤§°£ÀW¾¹ 4-3 °£ÀW¾¹¾ã¦X³]p 4.3.1 °£ÀW¾¹¼Ò²Õ¾ã¦X 4.3.2 ¾ã¦X°£ÀW¾¹ªºÅçÃÒ Chapter5 EGO1°ò¥»³æ¤¸ LED¿O¡B¤C¬qÅã¥Ü¾¹¡B«ö¶s¡B«ü¼·¾¹ 5-1 LED¶]°¨¿O³]p 5.1.1 ¹q¸ô¹Ï½s¿è¶]°¨¿O 5.1.2 Verilogª¬ºA¾÷ 5-2 ¤C¬qÅã¥Ü¾¹³]p 5.2.1 ¹q¸ô¹Ï½s¿è¤C¬qÅã¥Ü¾¹ 5.2.2 ¤C¬qÅã¥Ü¾¹¹ê§@ 5-3 «ö¶s¶}Ãö(KEY)³]p 5.3.1 ¹q¸ô¹Ï½s¿è«ö¶s¶}Ãö 5-4 «ü¼·¾¹±±¨îLED 5-5 ½m²ßÃD 5.5.1 ¶]°¨¿O1 5.5.2 ¶]°¨¿O2 5.5.3¡@¤C¬qÅã¥Ü¾¹ Chapter6 Âà´«¾¹ 6-1 Ãþ¤ñ/¼Æ¦ìÂà´«¾¹(ADC) 6.1.1 Ãþ¤ñ/¼Æ¦ìÂà´«¾¹ADC¤¶²Ð 6.1.2 ADC0804 °Ê§@¶¶§Ç 6-2 Xilinx XADC Ãþ¤ñ/¼Æ¦ìÂà´«¾¹ 6.2.1 XADCÃþ¤ñ/¼Æ¦ìÂà´«¾¹¹ê§@ 6-3 ¼Æ¦ì/Ãþ¤ñÂà´«¾¹(DAC) 6.3.1 DAC0832¤¶²Ð 6.3.2 ¹q¸ô¹Ï½s¿è¼Æ¦ì/Ãþ¤ñÂà´«¾¹ 6.3.3 ¼Æ¦ì/Ãþ¤ñÂà´«¾¹¹ê§@ 6-4 ½m²ßÃD 6.4.1 ¥Î«ö¶s¬ö¿ýXADCÂà´«µ²ªG 6.4.2 ¹êÅçDAC0832Âà´«±±¨î Chapter7 UART ¦ê¦C°ð 7-1 UART¦ê¦C°ð²¤¶ 7-2 UART¦ê¦C°ð°ò¥»¾Þ§@ 7-3 ½m²ßÃD 7.3.1 UART¥´¦r¾÷ 7.3.2 ¥HUARTÅã¥ÜXADCÂà´«µ²ªG Chapter8 8¼8 LED ¯x°} 8-1 8¼8 LED¯x°} 8.1.1 8¼8 LED ¯x°}¤Î¸Ñ½X¾¹¤¶²Ð 8.1.2 ¹q¸ô¹Ï½s¿è 8.1.3 LED ¯x°}¹ê§@ 8-2 ¤pºñ¤H 8.2.1 ¤pºñ¤H¤§¹q¸ô¹Ï½s¿è 8.2.2 ¤pºñ¤H¤§LED ¯x°}¹ê§@ 8-3 8¼8 LED¯x°}¼W¥[«G«× 8.3.1 ¾ãÅé¹q¸ô¤¶²Ð 8-4 ½m²ßÃD 8.4.1 ÂY»ë¤l 8.4.2 ¬õºñ¿O Chapter9 VGA ¿é¥X±±¨î 9-1 VGA±±¨î°T¸¹ 9.1.1 VGA ®É§Ç³W®æ 9.1.2 ¹q¸ô¹Ï½s¿èVGA 9.1.3 VGA ¹Ï§Î¿é¥X¹ê§@ 9-2 ½m²ßÃD 9.2.1 §ïÅܲ¾°Ê¤è¦V 9.2.2 §ïÅÜÃC¦â¤Î¹Ï®× Chapter10 ±MÃD³]p 10-1 µ¼Ö²° 10.1.1 µ¼Ö²°¹q¸ô¹Ï 10-2 ¼Æ¦ì®ÉÄÁ 10.2.1 ¼Æ¦ì®ÉÄÁ¹q¸ô¹Ï 10.2.2 ¼Æ¦ì®ÉÄÁ¤§¹ê§@µ²ªG 10-3 °{¤l¼u¹CÀ¸ 10.3.1 °{¤l¼u¹CÀ¸¹q¸ô¹Ï 10.3.2 °{¤l¼u¹CÀ¸¤§¹ê§@µ²ªG 10-4 ½m²ßÃD 10.4.1 ¾xÄÁ 10.4.2 »ë¤l¤ñ¤j¤p¹CÀ¸ 10.4.3 µ¼Ö¼½©ñ¾¹ 10.4.4 ¬ù¿«§äÆ_°Í¹CÀ¸ ªþ¿ý 1 ªþ1-A HY-SRF05´ú¶Z¹p¹F ªþ1-B 4¼4¼Æ¦rÁä½L ªþ1-C ¦øªA°¨¹F ªþ1-D LFSR¶Ã¼Æ²£¥Í¾¹ ªþ1-E VGA Pattern²£¥Í¾¹ ªþ1-F EGO1 ¶}µoªOXDC ¸}¦ì³]©w ªþ¿ý 2 ªþ2-A 32 ¦ì¤¸MicroBlaze ³B²z¾¹SoPC¨t²Î¼h¯Å³]p ªþ2-B Vivaodo °t¸mMicroBlaze ´O¤J¦¡³B²z¾¹ ªþ2-C Vivado SDK µ{¦¡½d¨Ò ªþ2-D MicroBlaze ´O¤J¦¡³B²z¾¹¸m°t4¦ì¤¸¼ªk¾¹IP
·s½sÀô¹Ò¬rª«¾Ç(²Ä¤G
¥Í¬¡¬ì§Þ(²Ä¤»ª©)
¤º¥~¬ìÅ@²z§Þ³N(²Ä¤Q
Javaµ{¦¡³]p¤Jªù
²{¥N°Ó¥Î^¤å¢w¢w®Ñ«H
ÂåÀø«æ±Ï(²Ä¤Gª©)
ªÅ®ð¦¾¬V¨¾¨î¡G²z½×¤Î
ºñ¦â¯à·½¬ì§Þ(²Ä¤»ª©
·s½s¤ò¸ÖÃýŪ(²Ä¥|ª©
°ò¥»Å@²z¾ÇÁ`½Æ²ß¢w¤ß
¬°¤F«O»Ù±zªºÅv¯q¡A·sµ·¸ôºô¸ô®Ñ©±©ÒÁʶRªº°Ó«~§¡¨É¦³¨ì³f¤C¤ÑªºÅ²½à´Á¡]§t¨Ò°²¤é¡^¡C°h¦^¤§°Ó«~¥²¶·©óŲ½à´Á¤º±H¦^¡]¥H¶lÂW©Î¦¬°õÁp¬°¾Ì¡^¡A¥B°Ó«~¥²¶·¬O¥þ·sª¬ºA»P§¹¾ã¥]¸Ë(°Ó«~¡Bªþ¥ó¡B¤º¥~¥]¸Ë¡BÀH³f¤å¥ó¡BÃØ«~µ¥)¡A§_«h®¤¤£±µ¨ü°h³f¡C