µn¤J
¡U
µù¥U
¡U
·|û¤¤¤ß
¡U
µ²±b
¡U
°ö°V½Òµ{
Å]ªk§Ì¤l
¡U
¦Û¸ê¥Xª©
¡U
¹q¤l®Ñ
¡U
«ÈªA¤¤¤ß
¡U
´¼¼z«¬¥ßÊ^·|û
®Ñ¦W
¥Xª©ªÀ
§@ªÌ
isbn
½s¸¹
5050Å]ªk²³Äw
|
NG®Ñ«°
|
°ê»Ú¯Å«~µP½Òµ{
|
Àu´f³qª¾
|
ÅRÆE^¶¯µ¼Öºë¿ï
|
¤¤À\²i½Õ¦¨¥\ºë¨å(¤A¯ÅÀË©w)
¡D
¤A¯Å¼Æ¦ì¹q¤l³N¬ì¸ÑªR
¤å¾Ç¤p»¡
¤å¾Ç
¡U
¤p»¡
°ÓºÞ³Ð§ë
°]¸g§ë¸ê
¡U
¦æ¾P¥øºÞ
¤H¤åÃÀ§{
©v±Ð¡Bõ¾Ç
ªÀ·|¡B¤H¤å¡B¥v¦a
ÃÀ³N¡B¬ü¾Ç
¡U
¹q¼vÀ¸¼@
Ày§Ó¾i¥Í
ÂåÀø¡B«O°·
®Æ²z¡B¥Í¬¡¦Ê¬ì
±Ð¨|¡B¤ß²z¡BÀy§Ó
¶i׾Dzß
¹q¸£»Pºô¸ô
¡U
»y¨¥¤u¨ã
Âø»x¡B´Á¥Z
¡U
x¬F¡Bªk«ß
°Ñ¦Ò¡B¦Ò¸Õ¡B±Ð¬ì¥Î®Ñ
¬ì¾Ç¤uµ{
¬ì¾Ç¡B¦ÛµM
¡U
¤u·~¡B¤uµ{
®a®x¿Ë¤l
®a®x¡B¿Ë¤l¡B¤H»Ú
«C¤Ö¦~¡Bµ£®Ñ
ª±¼Ö¤Ñ¦a
®È¹C¡B¦a¹Ï
¡U
¥ð¶¢®T¼Ö
º©µe¡B´¡¹Ï
¡U
¨î¯Å
¤A¯Å¼Æ¦ì¹q¤l³N¬ì¸ÑªR(¨Ï¥ÎVerilog)(2024³Ì·sª©)
§@ªÌ¡G
張元庭
¤ÀÃþ¡G
°Ñ¦Ò¡E¦Ò¸Õ¡E±Ð¬ì®Ñ
¡þ
ÃÒ·Ó¦Ò¸Õ
ÂO®Ñ¨t¦C¡G¤j±M¹q¤l?
¥Xª©ªÀ¡G
¥þµØ¹Ï®Ñ
¥Xª©¤é´Á¡G2024/7/30
ISBN¡G9786264010610
®ÑÄy½s¸¹¡Gkk0586933
¶¼Æ¡G232
©w»ù¡G
420
¤¸
Àu´f»ù¡G
88
§é
370
¤¸
®Ñ»ùY¦³²§°Ê¡A¥H¥Xª©ªÀ¹ê»Ú©w»ù¬°·Ç
¼È°±³c°â
¼ÈµL¨ÑÀ³°Ó¡G´M§ä¨Ñ³f°Ó¤¤(¤]¦³¥i¯à¥Xª©ªÀ¤wµ²§ô)¡C
¹ÎÁʼƳ̧C¬° 20 ¥»¥H¤W
µû»ù¼Æ¡G
(½Ð±N·Æ¹«²¾¦Ü¬P¬P³B¶i¦æµû»ù)
¥Ø«e¥§¡µû»ù¡G
¤å¦r³sµ²
½Æ»s»yªk
¤A¯Å¼Æ¦ì¹q¤l³N¬ì¸ÑªR(¨Ï¥ÎVerilog)(2024³Ì·sª©)
¹Ï¤ù³sµ²
½Æ»s»yªk
¤À
¨É
¤º®e²¤¶
®ÑÄy¥Ø¿ý
¦PÃþ±ÀÂË
乙級數位電子術科解析(使用Verilog)(2024最新版) 內容簡介 "本書電路佈局採用電腦繪圖軟體(Kicad)來完成,CPLD部分則使用硬體描述語言來執行,能讓讀者多元了解數位邏輯的設計及實際應用。 第一章為檢定應檢須知說明,第二章可學習電路繪圖軟體(Kicad)基礎概念,而第三章為試題一四位數顯示裝置的電路繪圖教學,第四章為試題二鍵盤輸入顯示裝置教學,第五章介紹Verilog基本的語法,第六、七章則說明檢定兩題所需要的電路方塊,且附錄提供VHDL程式,讓熟悉VHDL的讀者也能參考學習。 " 本書特色 "1.本書Kicad與Quartus軟體操作部分採步驟式呈現,step by step輕鬆完成學習目標。 2.書中電路圖繪製以單面板佈線為主,可減少裝配焊接電路時間。 3.本書附有電路腳位佈局建議,可使讀者可迅速規劃腳位完成實作。 4.本書採硬體描述語言方式,程式碼中只要更改對應數值,即可完成功能要求。 "
"CH1 ¼Æ¦ì¹q¤l¤A¯Å§Þ¯àÀË©wÀ³À˶·ª¾ 1-1 ¸ÕÃD¨Ï¥Î»¡©ú 1-2 §Þ³N¤h§Þ¯àÀË©w¼Æ¦ì¹q¤l¤A¯Å³N¬ì´ú¸ÕÀ³ÀˤH¶·ª¾ 1-3 §Þ³N¤h§Þ¯àÀË©w¼Æ¦ì¹q¤l¤A¯Å³N¬ì´ú¸Õ¤u§@³W«h 1-4 §Þ³N¤h§Þ¯àÀË©w¼Æ¦ì¹q¤l¤A¯Å³N¬ì´ú¸ÕÀ³ÀˤHÀ³¦Û³Æ¤u¨ãªí 1-5 §Þ³N¤h§Þ¯àÀË©w¼Æ¦ì¹q¤l¤A¯Å³N¬ì´ú¸Õ¸ÕÃD½s¸¹¤Î¦WºÙªí 1-6 §Þ³N¤h§Þ¯àÀË©w¼Æ¦ì¹q¤l¤A¯Å³N¬ì´ú¸Õ®É¶¡°t·íªí CH2 ¹q¸ôø¹Ï³nÅ餶²Ð 2-1 ¤U¸ü»P¦w¸Ë³nÅé 2-2 KiCadÀɮ׫¬¦¡ 2-3 KiCad¤uµ{ºÞ²z¾¹ 2-4 ì²z¹Ï½s¿è¾¹ 2-5 PCB½s¿è¾¹ 2-6 ¦Û«Ø²Å¸¹®w±Ð¾Ç 2-7 ¦Û«Ø«Ê¸Ë®w±Ð¾Ç CH3 ¹q¸ôø¹Ï-¸ÕÃD¤@ ¥|¦ì¼ÆÅã¥Ü¸Ë¸m 3-1 ¸ÕÃD¤¶²Ð 3-2 ¹q¸ôø¹Ï CH4 ¹q¸ôø¹Ï-¸ÕÃD¤G Áä½L¿é¤JÅã¥Ü¸Ë¸m 4-1 ¸ÕÃD¤¶²Ð 4-2 ¹q¸ôø¹Ï CH5 µwÅé´yz»y¨¥Verilog¤¶²Ð 5-1 µwÅé´yz»y¨¥Verilog»yªk 5-2 ÅÞ¿è¹h¼h¦¸´yz(Gate Level) 5-3 ¸ê®Æ³B²z¼h¦¸(Dataflow Modeling) 5-4 ¦æ¬°©Î¤èµ{¦¡¼h¦¸(Behavioral or Algorithmic Level) 5-5 ¹ê¨Ò½m²ß CH6 Verilog¹q¸ô³]p-¸ÕÃD¤@ ¥|¦ì¼ÆÅã¥Ü¸Ë¸m 6-1 ¸ÕÃD¤¶²Ð 6-2 µ{¦¡¼¶¼g CH7 Verilog¹q¸ô³]p-¸ÕÃD¤G Áä½L¿é¤JÅã¥Ü¸Ë¸m 7-1 ¸ÕÃD¤¶²Ð 7-2 µ{¦¡¼¶¼g CH8 µwÅé´yz»y¨¥VHDL¤¶²Ð 8-1 µwÅé´yz»y¨¥VHDL »yªk 8-2 ¸ê®Æ¬y´yz(Dataflow) 8-3 ¦æ¬°©Ê´yz(Behavior Description) 8-4 µ²ºc©Ê´yz(Structure Description) ªþ¿ý ªþ¿ý¤@¡@µwÅé¸}¦ì³W¹º»¡©ú "
¾¦wªk³WÀH¨Åª¡U²Ä¤
TQC+ AutoC
iPAS ªì¯Å¸ê¦w¤u
New TOEIC
¤Æ¾Ç¹êÅç¡Ð¤Æ¾Ç¤þ¯Å§Þ
¹q¸£µwÅé¸Ëפþ¯ÅÀË©w
·s¨î¦h¯qÅ¥¤O°ª¤Àª÷º]
·s¨î¦h¯q¾\Ū°ª¤Àª÷º]
±M§Þ´¶¦Ò°O±b¤h µ|°È
±M§Þ´¶¦Ò°O±b¤h µ|°È
¬°¤F«O»Ù±zªºÅv¯q¡A·sµ·¸ôºô¸ô®Ñ©±©ÒÁʶRªº°Ó«~§¡¨É¦³¨ì³f¤C¤ÑªºÅ²½à´Á¡]§t¨Ò°²¤é¡^¡C°h¦^¤§°Ó«~¥²¶·©óŲ½à´Á¤º±H¦^¡]¥H¶lÂW©Î¦¬°õÁp¬°¾Ì¡^¡A¥B°Ó«~¥²¶·¬O¥þ·sª¬ºA»P§¹¾ã¥]¸Ë(°Ó«~¡Bªþ¥ó¡B¤º¥~¥]¸Ë¡BÀH³f¤å¥ó¡BÃØ«~µ¥)¡A§_«h®¤¤£±µ¨ü°h³f¡C