µn¤J
¡U
µù¥U
¡U
·|û¤¤¤ß
¡U
µ²±b
¡U
°ö°V½Òµ{
Å]ªk§Ì¤l
¡U
¦Û¸ê¥Xª©
¡U
¹q¤l®Ñ
¡U
«ÈªA¤¤¤ß
¡U
´¼¼z«¬¥ßÊ^·|û
®Ñ¦W
¥Xª©ªÀ
§@ªÌ
isbn
½s¸¹
5050Å]ªk²³Äw
|
NG®Ñ«°
|
°ê»Ú¯Å«~µP½Òµ{
|
Àu´f³qª¾
|
ÅRÆE^¶¯µ¼Öºë¿ï
|
·L³B²z¾÷¡þ³æ´¹¤ù²Õ¦X»y¨¥±Ð¾Ç½d¥»(ªþCD)
¡D
¼Æ¦ìÅÞ¿è³]p¡Ð¨Ï¥ÎV
¡D
C»y¨¥µ{¦¡³]p¡]²Ä¤T
¡D
¼Æ¦ìÅÞ¿è³]p»P´¹¤ù¹ê
¤å¾Ç¤p»¡
¤å¾Ç
¡U
¤p»¡
°ÓºÞ³Ð§ë
°]¸g§ë¸ê
¡U
¦æ¾P¥øºÞ
¤H¤åÃÀ§{
©v±Ð¡Bõ¾Ç
ªÀ·|¡B¤H¤å¡B¥v¦a
ÃÀ³N¡B¬ü¾Ç
¡U
¹q¼vÀ¸¼@
Ày§Ó¾i¥Í
ÂåÀø¡B«O°·
®Æ²z¡B¥Í¬¡¦Ê¬ì
±Ð¨|¡B¤ß²z¡BÀy§Ó
¶i׾Dzß
¹q¸£»Pºô¸ô
¡U
»y¨¥¤u¨ã
Âø»x¡B´Á¥Z
¡U
x¬F¡Bªk«ß
°Ñ¦Ò¡B¦Ò¸Õ¡B±Ð¬ì¥Î®Ñ
¬ì¾Ç¤uµ{
¬ì¾Ç¡B¦ÛµM
¡U
¤u·~¡B¤uµ{
®a®x¿Ë¤l
®a®x¡B¿Ë¤l¡B¤H»Ú
«C¤Ö¦~¡Bµ£®Ñ
ª±¼Ö¤Ñ¦a
®È¹C¡B¦a¹Ï
¡U
¥ð¶¢®T¼Ö
º©µe¡B´¡¹Ï
¡U
¨î¯Å
¼Æ¦ìÅÞ¿è³]p¡G¨Ï¥ÎVerilog(ªþ½d¨Òµ{¦¡¥úºÐ)
§@ªÌ¡G
劉紹漢
¤ÀÃþ¡G
°Ñ¦Ò¡E¦Ò¸Õ¡E±Ð¬ì®Ñ
¡þ
¤j±M¾Ç°|±Ð¬ì®Ñ
¥Xª©ªÀ¡G
¥þµØ¹Ï®Ñ
¥Xª©¤é´Á¡G2012/12/10
ISBN¡G9789572187623
®ÑÄy½s¸¹¡Gkk0342322
¶¼Æ¡G496
©w»ù¡G
550
¤¸
Àu´f»ù¡G
88
§é
484
¤¸
®Ñ»ùY¦³²§°Ê¡A¥H¥Xª©ªÀ¹ê»Ú©w»ù¬°·Ç
qÁÊ«á¥ß§Y¬°±z¶i³f
qÁÊ«á¥ß§Y¬°±z¶i³f¡G¥Ø«eµL®w¦s¶q,ŪªÌ¤Uq«á,¶}©l¶i¤J½Õ®Ñµ{§Ç,¤@¯ë¤Ñ¼Æ¬ù¬°2-10¤u§@¤é(¤£§t¨Ò°²¤é)¡C
¹ÎÁʼƳ̧C¬° 20 ¥»¥H¤W
µû»ù¼Æ¡G
(½Ð±N·Æ¹«²¾¦Ü¬P¬P³B¶i¦æµû»ù)
¥Ø«e¥§¡µû»ù¡G
¤å¦r³sµ²
½Æ»s»yªk
¼Æ¦ìÅÞ¿è³]p¡G¨Ï¥ÎVerilog(ªþ½d¨Òµ{¦¡¥úºÐ)
¹Ï¤ù³sµ²
½Æ»s»yªk
¤À
¨É
¤º®e²¤¶
®ÑÄy¥Ø¿ý
¦PÃþ±ÀÂË
數位ÅÞ¿è³]p¡G使用Verilog(ªþ範例程式光碟) 本書主n介紹如何使用verilog»y¨¥來撰寫程式¡A¶i¦Ó利用它們³]p出各種消¶O產品的控制¹q¸ô…等¡AÅý初學ªÌ對程式»y¨¥有¨¬夠的了¸Ñ¡C 我們將整個硬Åé描z»y¨¥依其特性»P前後¶¶序共分成七個章節¡G 第一章介紹整個數位ÅÞ¿è¹q¸ô³]p的發展¹L程¡A 第二章»¡明verilog»y¨¥的程式結構並以範例ÅýŪªÌ了¸Ñ其內³¡各個單元的特性¡A 第三章介紹verilog»y¨¥可以合成出ÅÞ¿è¹q¸ô的各種¹B算及°Q½×其優先¶¶序¡A 第四章敘z¸ê料流描z»P各種組合¹q¸ô的³]p¡A 第五章介紹¦æ為模式敘z»P各種序向¹q¸ô的³]p¡A 第六章介紹結構化¡B模組化的元件³]p¡A 第七章介紹編Ķ器指令的特性»P使用方法及°Q½×如何建立元件庫»P叫用¡A可使我們依不同的工作環境¿ï取程式¶i¦æ編Ķ¡C 本書¾A用於科大¹q子¡B¹q機及¸ê工系¡u數位ÅÞ¿è³]p¡v½Ò程使用¡C
²Ä¤@³¹¡@¼Æ¦ìÅÞ¿è¹q¸ô³]pªºªu² »P¹ê²{ 1-1 1-1¡@¼Æ¦ìÅÞ¿è¹q¸ô³]pªºªu² 1-1 1-2¡@¼Æ¦ìÅÞ¿è±±¨î¹q¸ôªº¹ê²{¤è¦¡ 1-11 1-3¡@´¹¤ù³W¹º¤è¦¡ 1-12 1-4¡@verilogµwÅé´yz»y¨¥ 1-14 1-5¡@´¹¤ù³]p¬yµ{ 1-16 ²Ä¤@³¹¡@¦Û§Ú½m²ß»Pµû¶q 1-19 ²Ä¤@³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 1-20 ²Ä¤G³¹¡@verilogªºµ{¦¡µ²ºc¡B¸ê®Æ«¬ºA¡B´yz·®æ¡B ¡@¡@¡@¡@ÃѧO¦r»P«O¯d¦r 2-1 2-1¡@verilog»y¨¥ªºµ{¦¡µ²ºc 2-1 2-2¡@µù¸ÑÄæcomment 2-4 2-3¡@³s±µ°ðport 2-5 2-4¡@¸ê®Æ«¬ºAdata type 2-8 2-5¡@¼ÆÈ¸ê®Æªí¥Üªk 2-22 2-6¡@verilog»y¨¥ªº¥|ºØ´yz·®æ 2-25 2-7¡@ÃѧO¦r»P«O¯d¦r 2-35 ²Ä¤G³¹¡@¦Û§Ú½m²ß»Pµû¶q 2-37 ²Ä¤G³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 2-38 ²Ä¤T³¹¡@¥i¥H¥Î©ó¹q¸ô¦X¦¨ªºverilog¹Bºâ 3-1 3-1¡@«ùÄò«ü©wcontinuous assignment 3-1 3-2¡@ºâz¹Bºâarithmetic 3-6 3-3¡@²¾¦ì¹Bºâshift 3-10 3-4¡@ÅÞ¿è¦ì¤¸¹Bºâlogical bitwise 3-12 3-5¡@ÅÞ¿èºë²¹Bºâlogical reduction 3-15 3-6¡@Ãö«Y¹Bºârelation 3-18 3-7¡@ÅÞ¿è¨Æ¥ó¹Bºâlogical event 3-24 3-8¡@±ø¥ó¹Bºâcondition 3-26 3-9¡@³sµ²»P½Æ»s¹Bºâ 3-32 3-10 verilog¦UºØ¹BºâªºÀu¥ý¶¶§Ç 3-36 ²Ä¤T³¹¡@¦Û§Ú½m²ß»Pµû¶q 3-38 ²Ä¤T³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 3-39 ²Ä¥|³¹¡@¸ê®Æ¬y´yz»P²Õ¦X¹q¸ô 4-1 4-1¡@¦@®É©Ê»P¶¶§Ç©Ê 4-1 4-2¡@¥H«ùÄò«ü©w´yz¯uȪí 4-2 4-3¡@¥H±ø¥ó±Ôz¹ê²{²Õ¦X¹q¸ô 4-14 4-4¡@µ²½× 4-28 ²Ä¥|³¹¡@¦Û§Ú½m²ß»Pµû¶q 4-30 ²Ä¥|³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 4-34 ²Ä¤³¹¡@¦æ¬°¼Ò¦¡±Ôz»P§Ç¦V¹q¸ô 5-1 5-1¡@¶¶§Ç©Ê»P§Ç¦V¹q¸ô 5-1 5-2¡@always°Ï¶ô±Ôz 5-2 5-3¡@if±Ôz 5-8 5-4¡@case±Ôz 5-38 5-5¡@µ{§Ç«ü©wprocedural assignment 5-62 5-6¡@¦UºØp¼Æ¾¹ 5-69 5-7¡@¦UºØ²¾¦ì»P±ÛÂà¼È¦s¾¹ 5-83 5-8¡@SN74xxx¨t¦Cªº´¹¤ù³]p 5-90 ²Ä¤³¹¡@¦Û§Ú½m²ß»Pµû¶q 5-102 ²Ä¤³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 5-116 ²Ä¤»³¹¡@¤¸¥ó¡B°j°é¡B¨ç¼Æ»P¥ô°È 6-1 6-1¡@µ²ºc¤Æ»P¼Ò²Õ¤Æ 6-1 6-2¡@¤¸¥ócomponent 6-2 6-3¡@«½Æ©Ê±Ôz 6-30 6-4¡@¨ç¼Æfunction 6-45 6-5¡@¥ô°Ètask 6-55 ²Ä¤»³¹¡@¦Û§Ú½m²ß»Pµû¶q 6-66 ²Ä¤»³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 6-75 ²Ä¤C³¹¡@½s;¹«ü¥O»Pª¬ºA¾÷¾¹ 7-1 7-1¡@½s;¹«ü¥Ocompiler directives 7-1 7-2¡@Moore»PMealyª¬ºA¾÷ 7-17 ²Ä¤C³¹¡@¦Û§Ú½m²ß»Pµû¶q 7-34 ²Ä¤C³¹¡@¦Û§Ú½m²ß»Pµû¶q¸Ñµª 7-45 ªþ¿ý¡@¦p¦ó¼¶¼g´ú¸Õ¥¥xµ{¦¡ ªþ-1
µø¥úÃIJz¾Ç(²Ä¤ª©)
°]°ÈºÞ²z²z½×»PÀ³¥Î(
·s½sÀô¹Ò¬rª«¾Ç(²Ä¤G
¥Í¬¡¬ì§Þ(²Ä¤»ª©)
¤º¥~¬ìÅ@²z§Þ³N(²Ä¤Q
Javaµ{¦¡³]p¤Jªù
²{¥N°Ó¥Î^¤å¢w¢w®Ñ«H
ÂåÀø«æ±Ï(²Ä¤Gª©)
ªÅ®ð¦¾¬V¨¾¨î¡G²z½×¤Î
ºñ¦â¯à·½¬ì§Þ(²Ä¤»ª©
¬°¤F«O»Ù±zªºÅv¯q¡A·sµ·¸ôºô¸ô®Ñ©±©ÒÁʶRªº°Ó«~§¡¨É¦³¨ì³f¤C¤ÑªºÅ²½à´Á¡]§t¨Ò°²¤é¡^¡C°h¦^¤§°Ó«~¥²¶·©óŲ½à´Á¤º±H¦^¡]¥H¶lÂW©Î¦¬°õÁp¬°¾Ì¡^¡A¥B°Ó«~¥²¶·¬O¥þ·sª¬ºA»P§¹¾ã¥]¸Ë(°Ó«~¡Bªþ¥ó¡B¤º¥~¥]¸Ë¡BÀH³f¤å¥ó¡BÃØ«~µ¥)¡A§_«h®¤¤£±µ¨ü°h³f¡C