µn¤J
¡U
µù¥U
¡U
·|û¤¤¤ß
¡U
µ²±b
¡U
°ö°V½Òµ{
Å]ªk§Ì¤l
¡U
¦Û¸ê¥Xª©
¡U
¹q¤l®Ñ
¡U
«ÈªA¤¤¤ß
¡U
´¼¼z«¬¥ßÊ^·|û
®Ñ¦W
¥Xª©ªÀ
§@ªÌ
isbn
½s¸¹
5050Å]ªk²³Äw
|
NG®Ñ«°
|
°ê»Ú¯Å«~µP½Òµ{
|
Àu´f³qª¾
|
ÅRÆE^¶¯µ¼Öºë¿ï
|
89S51/52 ³æ´¹¤ù»P±MÃD»s§@³Ì¨Î½d¥»¡G¨Ï¥ÎKeil(ªþ½d¨Òµ{¦¡ÀɮפÎKeil C³nÅé)
¡D
ESP32ª«Ápºô®M¥ó
¡D
±±¨î¨t²Î³]p»P¼ÒÀÀ¡G
¡D
±±¨î¨t²Î³]p»P¼ÒÀÀ¡G
¤å¾Ç¤p»¡
¤å¾Ç
¡U
¤p»¡
°ÓºÞ³Ð§ë
°]¸g§ë¸ê
¡U
¦æ¾P¥øºÞ
¤H¤åÃÀ§{
©v±Ð¡Bõ¾Ç
ªÀ·|¡B¤H¤å¡B¥v¦a
ÃÀ³N¡B¬ü¾Ç
¡U
¹q¼vÀ¸¼@
Ày§Ó¾i¥Í
ÂåÀø¡B«O°·
®Æ²z¡B¥Í¬¡¦Ê¬ì
±Ð¨|¡B¤ß²z¡BÀy§Ó
¶i׾Dzß
¹q¸£»Pºô¸ô
¡U
»y¨¥¤u¨ã
Âø»x¡B´Á¥Z
¡U
x¬F¡Bªk«ß
°Ñ¦Ò¡B¦Ò¸Õ¡B±Ð¬ì¥Î®Ñ
¬ì¾Ç¤uµ{
¬ì¾Ç¡B¦ÛµM
¡U
¤u·~¡B¤uµ{
®a®x¿Ë¤l
®a®x¡B¿Ë¤l¡B¤H»Ú
«C¤Ö¦~¡Bµ£®Ñ
ª±¼Ö¤Ñ¦a
®È¹C¡B¦a¹Ï
¡U
¥ð¶¢®T¼Ö
º©µe¡B´¡¹Ï
¡U
¨î¯Å
¼Æ¦ìÅÞ¿è¹q¸ô³]p»P¼ÒÀÀ¡G¨Ï¥ÎAHDL/VHDL¡]ªþ±Ð¾Ç¥úºÐ¤ù¡^
§@ªÌ¡G
李宜¹F
¤ÀÃþ¡G
¤u·~¡E¤uµ{
¡þ
¹q¤l¡E¹q¾÷
¥Xª©ªÀ¡G
¥þµØ¹Ï®Ñ
¥Xª©¤é´Á¡G1999/9/1
ISBN¡G9572126253
®ÑÄy½s¸¹¡Gsb0064921
¶¼Æ¡G576
©w»ù¡G
450
¤¸
Àu´f»ù¡G
88
§é
396
¤¸
®Ñ»ùY¦³²§°Ê¡A¥H¥Xª©ªÀ¹ê»Ú©w»ù¬°·Ç
µ´ª©®Ñ
µ´ª©®Ñ¡G½T©w¤£¦Aª©ªº°Ó«~¡A¶È´£¨Ñ®ÑÄy¸ê°T°Ñ¦Ò¡C
µû»ù¼Æ¡G
(½Ð±N·Æ¹«²¾¦Ü¬P¬P³B¶i¦æµû»ù)
¥Ø«e¥§¡µû»ù¡G
¤å¦r³sµ²
½Æ»s»yªk
¼Æ¦ìÅÞ¿è¹q¸ô³]p»P¼ÒÀÀ¡G¨Ï¥ÎAHDL/VHDL¡]ªþ±Ð¾Ç¥úºÐ¤ù¡^
¹Ï¤ù³sµ²
½Æ»s»yªk
¤À
¨É
¤º®e²¤¶
¦PÃþ±ÀÂË
● 內容簡介 ●
本書第一³¡份介紹MAX+PLUS II 所提供的³]p¿é入法¡A包括有圖形¿é入法»PHDL 硬Åé描z»y¨¥法¡A第二³¡份則依序介紹組合ÅÞ¿è¹q¸ô和時序ÅÞ¿è¹q¸ô¡A最後一章則以狀態機³]p法介紹時序ÅÞ¿è¹q¸ô的分析»P³]p¡A³o是本書«ÂI³¡份¡C¾A用於工專¹q子¡B¹q機科三年級之學生及相Ãö從業人員¡C
■ 目¿ý
第一章 ÅÞ¿è概½× 1-1 1-1 數字系統 1-2 1-2 二¶i位數的四則¹B算 1-6 1-2.1 2's¸É數 1-8 1-3 BCD碼 1-13 1-4 格¹p碼 ( Gray Code ) 1-15 1-5 基本ÅÞ¿è元件 1-17 ¡iAND¡j 1-18 ¡iOR¡j 1-19 ¡iNOT¡j 1-20 ¡iNAND¡j 1-21 ¡iNOR¡j 1-23 ¡iXOR¡j 1-24 ¡iXNOR¡j 1-25 1-6 布林代數 1-26 1-7 布林函數的化簡 1-29 1-7.1 演算法 1-31 1-7.2 卡¿Õ圖法 1-34 1-7.2.1 標準積¶µ»P標準和¶µ 1-34 1-7.2.2 卡¿Õ圖之化簡 1-38 1-7.2.3 ÀH意值條件 1-47 1-7.3 列ªí法 1-48 第二章 繪圖¿é入法 2-1 2-1 數位¹q¸ô³]p 2-2 2-2 安¸ËMAX+plus II 2-3 2-3 繪圖¿é入法 2-9 2-4 功¯à模擬 2-21 2-5 產生符¸¹檔 2-31 第三章 HDL¿é入法 3-1 3-1 AHDL 3-2 3-1.1 基本的AHDL架構 3-3 3-1.1.1 Subdesign區段 3-5 3-1.1.2 Logic區段 3-6 3-1.1.2.1 Defaults敘z 3-6 3-1.1.2.2 布林方程式 3-8 3-1.1.2.3 布林控制方程式 3-13 3-1.1.2.4 Case敘z 3-13 3-1.1.2.5 If Then敘z 3-15 3-1.1.2.6 If Generate敘z 3-18 3-1.1.2.7 For Generate敘z 3-20 3-1.1.2.8 真值ªí敘z 3-21 3-1.1.2.9 In-Line Reference 3-23 3-1.2 Title敘z 3-25 3-1.3 Parameters敘z 3-26 3-1.4 Include敘z 3-27 3-1.5 Constant敘z 3-28 3-1.6 Define敘z 3-29 3-1.7 Function Prototype敘z 3-30 3-1.8 Options敘z 3-32 3-1.9 Assert敘z 3-33 3-1.10 Variable區段 3-34 3-1.10.1 Instance敘z 3-35 3-1.10.2 Node宣告 3-36 3-1.10.3 Register宣告 3-38 3-1.10.4 State Machine宣告 3-38 3-2 VHDL 3-39 3-2.1 基本的VHDL架構 3-40 3-2.1.1 ¹q¸ô實Åé¡]Entity¡^ 3-41 3-2.1.2 ¹q¸ô架構¡]Architecture¡^ 3-42 3-2.1.3 Generic»PGeneric map 3-45 3-2.2 同時性敘z 3-49 3-2.2.1同時性°T¸¹指定 3-49 3-2.2.2 條件式°T¸¹指定¡G 3-49 3-2.2.3 ¿ï擇式°T¸¹指定 3-49 3-2.2.4 元件宣告»Pªú映射 3-50 3-2.2.5 Generate敘z 3-53 3-2.3 ¶¶序性敘z 3-54 3-2.3.1 指定¡]Assignment¡^敘z 3-54 3-2.3.2 IF敘z 3-55 3-2.3.3 CASE ... WHEN敘z 3-58 3-2.3.4 LOOP敘z 3-59 3-2.3.5 WAIT敘z 3-62 3-2.4 ¸ê料型別 3-63 3-2.4.1 Scalar¸ê料型別 3-65 3-2.4.2 Composite¸ê料型別 3-66 3-2.5 狀態機³]p 3-68 第四章 組合ÅÞ¿è³]p(?¡Ð算³N¹q¸ô 4-1 4-1引¨¥ 4-2 4-2 半加器»P全加器 4-6 4-2.1 多位元加法器 4-12 4-2.2 ¹w先¶i位加法器 4-16 4-3 半減器»P全減器 4-21 4-4 加/減法器 4-29 4-5 BCD加法器 4-34 4-6 BCD減法器 4-43 4-7 BCD加/減法器 4-51 第五章 組合ÅÞ¿è³]p(二) ¡Ð³B理¹q¸ô 5-1 5-1 多工器 5-2 5-1.1 多工器的應用 5-15 5-2 ¸Ñ多工器 5-20 5-3 ¸Ñ碼器 5-29 5-3.1 BCD¸Ñ碼器 5-38 5-3.2 BCD對七段Åã示之¸Ñ碼器 5-40 5-4 編碼器 5-45 5-4.1 BCD編碼器 5-51 5-4.2 優先編碼器 5-52 5-5 比¸û器 5-61 5-6 同位檢查器»P產生器 5-70 第六章 正反器 6-1 6-1引¨¥ 6-2 6-2 ¹h控RS正反器 6-6 6-2.1 時¯ßRS正反器 6-7 6-2.2 Ãä緣IJ發RS正反器 6-10 6-3 JK正反器 6-15 6-3.1 °l¶]情況 6-16 6-3.2 主從式JK正反器 6-18 6-4 D型正反器 6-20 6-5 T型正反器 6-22 6-6 正反器之繪圖描z法 6-24 6-7 正反器之HDL»y¨¥描z»y法 6-25 第七章 p數器 7-1 7-1 «D同步p數器 7-2 7-2 任意模數的«D同步p數器 7-12 7-3 同步p數器 7-23 7-4 含同步清°£P¯à之p數器 7-38 第八章 暫存器 8-1 8-1移位暫存器 8-2 8-1.1 移位暫存器的動作原理 8-2 8-2 移位暫存器的種Ãþ 8-5 8-2.1 串列¿é入串列¿é出¡]SISO¡^ 8-6 8-2.2 串列¿é入並列¿é出¡]SIPO¡^ 8-11 8-2.3 並列¿é入串列¿é出¡]PISO¡^ 8-15 8-2.4 並列¿é入並列¿é出¡]PIPO¡^ 8-21 8-3 環形p數器 8-26 8-4 ¸â森p數器 8-30 第九章 時序ÅÞ¿è¹q¸ô分析»P³]p 9-1 9-1 正反器之特徵方程式 9-2 9-2 正反器之激發ªí 9-7 9-3 正反器之狀態圖 9-12 9-4 時序ÅÞ¿è¹q¸ô分Ãþ 9-16 9-5 時序ÅÞ¿è¹q¸ô分析 9-17 9-5.1 ²ö爾型時序ÅÞ¿è¹q¸ô 9-19 9-5.2 米¨½型時序ÅÞ¿è¹q¸ô 9-33 9-6 時序ÅÞ¿è¹q¸ô之³]p 9-47 9-6.1 狀態圖的建立 9-47 9-6.2 狀態化簡»P編碼 9-52 9-6.3 ÅÞ¿è¹q¸ô的實現 9-67 9-6.4 狀態機之HDL³]p 9-76 9-7 ³]p範例 9-85
¥b¾ÉÅé²£·~·§½×
¾÷¾¹¾Ç²ß¡G±q²z½×¨ì¹ê
¥b¾ÉÅé¿nÅé¹q¸ô»sµ{§Þ
LabVIEWµ{¦¡³]
¹q¤l¾Ç(°ò¦·§©À)(
¬Ý¹Ï¾ÇC»y¨¥»P¹Bºâ«ä
¹q¸£ºô»Úºô¸ô¡G¥Ñ¤W¦Ó
LabVIEW»P·P´ú
¹Ï¸Ñ¹qºÏ¾Ç¡G±q·§©À¨ì
¶W¹Ï¸Ñ¹q°Ê¨®ªººc³y»P
¬°¤F«O»Ù±zªºÅv¯q¡A·sµ·¸ôºô¸ô®Ñ©±©ÒÁʶRªº°Ó«~§¡¨É¦³¨ì³f¤C¤ÑªºÅ²½à´Á¡]§t¨Ò°²¤é¡^¡C°h¦^¤§°Ó«~¥²¶·©óŲ½à´Á¤º±H¦^¡]¥H¶lÂW©Î¦¬°õÁp¬°¾Ì¡^¡A¥B°Ó«~¥²¶·¬O¥þ·sª¬ºA»P§¹¾ã¥]¸Ë(°Ó«~¡Bªþ¥ó¡B¤º¥~¥]¸Ë¡BÀH³f¤å¥ó¡BÃØ«~µ¥)¡A§_«h®¤¤£±µ¨ü°h³f¡C